             EXAMEN SMP-din alti ani



SMP 22 iunie an 2007

subiecte SMP date azi (coditza):

PARTIAL:
1.semafoare, mailbox, reg critice (2p)
2. modul de adresare a vect de pointeri (2p)
3. functionalitati si structuri de date la un executiv de timp real avand 24 de evenimente si 4 nivele de prioritati (5p)

FINAL:
1. principiul de afisare pt 8279 a unui nr pe 32 biti (2p)
2. INT 31H Ce se intampla cand se executa instructiunea asta la 8086? (2p)
3. ce inseamna CALL Intrasegment si Intersegment +exemple de instructiuni de genul ala + descriere (5p)



SMP  4.09.2007

Partial

1.Explicati de ce mecanismul de stiva este esentiala pentru functionarea eficienta a sistemelor de program.
2.Suspendarea executiei hardware si software (hardware si software breakpoints).Rol si functionare.
3.Alocarea statica si dinamica a memoriei.


Final

1.Explicati un mecanism de sincronizare intre 2 masini utilizand conceptul de mailbox.
2.Mecanismul de paginare la procesoarele Intel.
3.Functia bitului G din descriptorii de segment la masinile Intel.




SMP  11.09.2007


PARTIAL:
1. Metoda de depanare program trace.
2. Intreruperi vectorizate. Este un sistem format din PIC +uP un sistem de intrerupei vectoriale ? Explicati.
3. Cand e un sist multitasking mai putin eficient decat unul batch programming?
4. De ce mecanismul de stiva este esentiala pentru functionarea eficienta a sistemelor de program? Exemplul concret: apelul procedurilor.

FINAL:
1. Comentati realizarea mecanismului de paginare la INTEL PENTIUM si necesitatea existentei celor 2 tabele Page Table si Page Directory Table
2. Definiti alinierea pentru structurile de date uzuale. 
Alinierea = specificarea modului de amplasare a segmentului in memorie
3  Realizati schema unui generator de forme de unde cu urmatoarea caracteristica:
durata 10s
1 -2s
0- 1,5 s
1 - 6,5s
frecventa 25khz
 1-12v
 "0" - -12V




SMP - subiecte restanta 02.09.2004
Trimis de johnny pe 04.09.2004 10:02:50 (76 vizualizari)

Subiectul I (nr. 1):
1. Care este diferenta intre cum este vazuta memoria in limbajele de progamare la nivel inalt si limbajele de progamare in cod masina.
2. Descrieti adresarea indirecta bazata indexata. La ce este util un astfel de mod de adresare?
3. Pot exista masini multitasking care sa nu utilizeze mecanisme de semafoare si cutii postale? Argumentati.
4. Exista situatii in care memoria cache trebuie sa fie non-volatila? Dati exemple de astfel de situatii daca este cazul.
5. Poate fi utilizata tehnica de overlay pentru memorii in sisteme embeded? Explicati.
6. Rolul obiectelor de tip Call Gate.

Subiectul I (nr. 2):
1. Dati exemple reale de arhitecturi cu executie directa. Argumentati apartenenta exemplelor date la aceasta clasa.
2. Descrieti modul de adresare indirecta cu deplasament indirect bazata si cu deplasament. Este posibila in limbajele cod masina?
3. Este necesar in implementarea unui mecanism test and set utilizarea semafoarelor? Daca da, pot fi inlocuite cu alte mecanisme mai putin costisitoare?
4. Pot fi combinate solutiile de set associative si direct mapped? Explicati combinatia.
5. Cate bancuri de memorie pot fi adaugate intr-un sistem de calcul in care magistrala de adrese are 8 linii?
6. Conforming?

Subiectul II (ambele numere):
Indicii de proiectare pentru un procesor destinat operatiilor cu siruri de caractere. Caracterele se reprezinta pe 7 biti plus un bit de paritate.
Sirurile sunt definite de un antet format din 4 cuvinte dintre care 2 cuvinte reprezinta numele sirului, iar 2 cuvinte lungimea.
Operatii dorite: concatenare si sortare crescatoare si descrescatoare.
Se vor preciza:
- setul de registre;
- principalele instructiuni;
- modul de adresare;
- metode suplimentare in plus fata de bitul de paritate pentru verificarea si corectia erorilor;
- principalele compromisuri hardware/software in arhitectura propusa.

Punctaj:
- subiectul I: 6 x 0,75 = 4,5;
- subiectul II: 4,5;
- din oficiu: 1,0.




Subiecte 22.06.2006:

PARTIAL: 
1.semafoare, mailbox, reg critice (2p) 
2. modul de adresare a vect de pointeri (2p) 
3. functionalitati si structuri de date la un executiv de timp real avand 24 de evenimente si 4 nivele de prioritati (5p)

FINAL: 
1. principiul de afisare pt 8279 a unui nr pe 32 biti (2p) 
2. INT 31H Ce se intampla cand se executa instructiunea asta la 8086? (2p) 
3. ce inseamna CALL Intrasegment si Intersegment +exemple de instructiuni de genul ala + descriere (5p)


Subiecte 23.06.2006

PARTIAL:
1.capcane
2. intreruperi vectorizate, e PIC +uP sist de intr vect ? explicati
3. cand e un sist multitasking mai putin eficient decat unul batch programming?
4. de ce e stiva esentiala la procesoarele pentium

FINAL:
1. comentati realizarea mecanismului de paginare la INTEL PENTIUM si necesitatea existentei celor 2 tabele Page Table si Page Directory Table
2. Definiti alinierea pentru structurile de date uzuale. Explicati avantajele alinierii structurale in cazul proc INTEL
Alinierea = specificarea modului de amplasare a segmentului in memorie
3  Realizati schema unui generator de forme de unde cu urmatoarea caracteristica:
durata 30s
1 -10s
0- 15 s
1 - 5s
frecventa 25khz
 1-12v
 "0" - -12V




SMP - subiecte restanta 02.09.2004
Trimis pe 04.09.2004 10:02:50 

Subiectul I (nr. 1):
1. Care este diferenta intre cum este vazuta memoria in limbajele de progamare la nivel inalt si limbajele de progamare in cod masina.
2. Descrieti adresarea indirecta bazata indexata. La ce este util un astfel de mod de adresare?
3. Pot exista masini multitasking care sa nu utilizeze mecanisme de semafoare si cutii postale? Argumentati.
4. Exista situatii in care memoria cache trebuie sa fie non-volatila? Dati exemple de astfel de situatii daca este cazul.
5. Poate fi utilizata tehnica de overlay pentru memorii in sisteme embeded? Explicati.
6. Rolul obiectelor de tip Call Gate.

Subiectul I (nr. 2):
1. Dati exemple reale de arhitecturi cu executie directa. Argumentati apartenenta exemplelor date la aceasta clasa.
2. Descrieti modul de adresare indirecta cu deplasament indirect bazata si cu deplasament. Este posibila in limbajele cod masina?
3. Este necesar in implementarea unui mecanism test and set utilizarea semafoarelor? Daca da, pot fi inlocuite cu alte mecanisme mai putin costisitoare?
4. Pot fi combinate solutiile de set associative si direct mapped? Explicati combinatia.
5. Cate bancuri de memorie pot fi adaugate intr-un sistem de calcul in care magistrala de adrese are 8 linii?
6. Conforming?

Subiectul II (ambele numere):
Indicii de proiectare pentru un procesor destinat operatiilor cu siruri de caractere. Caracterele se reprezinta pe 7 biti plus un bit de paritate.
Sirurile sunt definite de un antet format din 4 cuvinte dintre care 2 cuvinte reprezinta numele sirului, iar 2 cuvinte lungimea.
Operatii dorite: concatenare si sortare crescatoare si descrescatoare.
Se vor preciza:
- setul de registre;
- principalele instructiuni;
- modul de adresare;
- metode suplimentare in plus fata de bitul de paritate pentru verificarea si corectia erorilor;
- principalele compromisuri hardware/software in arhitectura propusa.

Punctaj:
- subiectul I: 6 x 0,75 = 4,5;
- subiectul II: 4,5;
- din oficiu: 1,0.




Subiecte partial SMP 09.05.2008

I  2p
Intreruperi hardware; Intreruperi software; Definitii; Asemanari; Deosebiri

II  2p
Memoria cache set-associative; Definitie; Caracteristici

III  2p
Sa se dea un exemplu comparativ de rulare batch-processing si multiprocessing, stiind urmatoarele :
-	CPU-ul prelucreaza 4 procese
-	fiecare proces are cel putin 2 perioade de I/O

IV  3p
O autostrada cu 6 benzi pe sens se racordeaza la o autostrada cu 3 benzi pe sens. Sa se creeze un sistem de gestiune a traficului masinilor de pe o autostrada pe alta folosind semafoare.



SMP examen vara 331-332 AC


Partial:
1.Sa se prezinte swaping-ul si o structura de date care il implementeaza.
2.Sa se proiecteze si sa se comenteze un descriptor de task pt un
sistem multitasking pe un procesor de 16 biti fara posibilitate
hardware de multitasking cu max128 taskuri max 32 evenimente cuanta de
timp 20ms si temporizari max2000 s si 2 niv de privilegii high si low
3.Adresarea cu predecrementare si post incrementare+ utilizari.

Final:
1.Sa se explice necesitatea descriptorilor de intreruperi in pofida
disponibilitatii descriptorilor globali si locali.
2.Sa se implementeze un sistem de memorie RAM care are cuv de 16 biti
adresabila la niv de cuv si de octet cu blocuri de 256k*8biti si
256k*1bit si cu capacitatea totala de 1MB.
3.Sa se defineasca:
segment expand down
segment present
segment executable only